تكنولوجيا

يمكن للرقاقة الجديدة منع المتسللين من استخراج المعلومات المخفية من الأجهزة الذكية

معهد ماساتشوستس للتكنولوجيا IoT Cybersecurity ASIC

طور باحثو معهد ماساتشوستس للتكنولوجيا شريحة دائرة متكاملة (ASIC) خاصة بالتطبيق ، كما هو موضح هنا ، والتي يمكن تنفيذها على جهاز إنترنت الأشياء للدفاع ضد هجمات القناة الجانبية القائمة على الطاقة. ائتمان: صورة رقاقة مجاملة للباحثين ، تم تحريره بواسطة MIT News

نحو دفاع أقوى عن البيانات الشخصية

يقوم المهندسون ببناء شريحة منخفضة الطاقة يمكنها منع المتسللين من استخراج المعلومات المخفية من جهاز ذكي.

مريض بأزمة قلبية خرج مؤخرًا من المستشفى يستخدم ساعة ذكية لمراقبة إشارات مخطط كهربية القلب لديه. قد تبدو الساعة الذكية آمنة ، لكن الشبكة العصبية التي تعالج هذه المعلومات الصحية تستخدم بيانات خاصة لا يزال من الممكن أن يسرقها عامل ضار من خلال هجوم القناة الجانبية.

يسعى هجوم القناة الجانبية إلى جمع معلومات سرية من خلال استغلال نظام أو أجهزته بشكل غير مباشر. في نوع من هجوم القناة الجانبية ، يمكن للمتسلل الماهر مراقبة التقلبات في استهلاك طاقة الجهاز بينما تعمل الشبكة العصبية لاستخراج المعلومات المحمية التي “تتسرب” من الجهاز.

“في الأفلام ، عندما يريد الأشخاص فتح الخزائن المقفلة ، فإنهم يستمعون إلى نقرات القفل أثناء تدويره. وهذا يكشف أن إدارة القفل في هذا الاتجاه ستساعدهم على الأرجح على المضي قدمًا. هذا ما يعنيه هجوم القناة الجانبية . لا يتطلب الأمر سوى معلومات غير مقصودة ويستخدمها للتنبؤ بما يحدث داخل الجهاز “، كما يقول سوراف ماجي ، طالب دراسات عليا في[{” attribute=””>MIT’s Department of Electrical Engineering and Computer Science (EECS) and lead author of a paper that tackles this issue.

Current methods that can prevent some side-channel attacks are notoriously power-intensive, so they often aren’t feasible for internet-of-things (IoT) devices like smartwatches, which rely on lower-power computation.

Now, Maji and his collaborators have built an integrated circuit chip that can defend against power side-channel attacks while using much less energy than a common security technique. The chip, smaller than a thumbnail, could be incorporated into a smartwatch, smartphone, or tablet to perform secure machine learning computations on sensor values.

“The goal of this project is to build an integrated circuit that does machine learning on the edge, so that it is still low-power but can protect against these side channel attacks so we don’t lose the privacy of these models,” says Anantha Chandrakasan, the dean of the MIT School of Engineering, Vannevar Bush Professor of Electrical Engineering and Computer Science, and senior author of the paper. “People have not paid much attention to security of these machine-learning algorithms, and this proposed hardware is effectively addressing this space.”

Co-authors include Utsav Banerjee, a former EECS graduate student who is now an assistant professor in the Department of Electronic Systems Engineering at the Indian Institute of Science, and Samuel Fuller, an MIT visiting scientist and distinguished research scientist at Analog Devices. The research is being presented at the International Solid-States Circuit Conference.

Computing at random

The chip the team developed is based on a special type of computation known as threshold computing. Rather than having a neural network operate on actual data, the data are first split into unique, random components. The network operates on those random components individually, in a random order, before accumulating the final result.

Using this method, the information leakage from the device is random every time, so it does not reveal any actual side-channel information, Maji says. But this approach is more computationally expensive since the neural network now must run more operations, and it also requires more memory to store the jumbled information.

So, the researchers optimized the process by using a function that reduces the amount of multiplication the neural network needs to process data, which slashes the required computing power. They also protect the neutral network itself by encrypting the model’s parameters. By grouping the parameters in chunks before encrypting them, they provide more security while reducing the amount of memory needed on the chip.

“By using this special function, we can perform this operation while skipping some steps with lesser impacts, which allows us to reduce the overhead. We can reduce the cost, but it comes with other costs in terms of neural network accuracy. So, we have to make a judicious choice of the algorithm and architectures that we choose,” Maji says.

Existing secure computation methods like homomorphic encryption offer strong security guarantees, but they incur huge overheads in area and power, which limits their use in many applications. The researchers’ proposed method, which aims to provide the same type of security, was able to achieve three orders of magnitude lower energy use. By streamlining the chip architecture, the researchers were also able to use less space on a silicon chip than similar security hardware, an important factor when implementing a chip on personal-sized devices.

“Security matters”

While providing significant security against power side-channel attacks, the researchers’ chip requires 5.5 times more power and 1.6 times more silicon area than a baseline insecure implementation.

“We’re at the point where security matters. We have to be willing to trade off some amount of energy consumption to make a more secure computation. This is not a free lunch. Future research could focus on how to reduce the amount of overhead in order to make this computation more secure,” Chandrakasan says.

They compared their chip to a default implementation which had no security hardware. In the default implementation, they were able to recover hidden information after collecting about 1,000 power waveforms (representations of power usage over time) from the device. With the new hardware, even after collecting 2 million waveforms, they still could not recover the data.

They also tested their chip with biomedical signal data to ensure it would work in a real-world implementation. The chip is flexible and can be programmed to any signal a user wants to analyze, Maji explains.

“Security adds a new dimension to the design of IoT nodes, on top of designing for performance, power, and energy consumption. This ASIC [application-specific integrated circuit] يوضح Ingrid Verbauwhede ، الأستاذة في صناعة مجموعة أبحاث أمان الكمبيوتر والتشفير في قسم الهندسة الكهربائية ، أن التصميم من أجل الأمان ، في هذه الحالة إضافة مخطط إخفاء ، لا يجب أن يُنظر إليه على أنه إضافة باهظة الثمن. في جامعة لوفان الكاثوليكية التي لم تشارك في هذا البحث. وتضيف قائلة: “يوضح المؤلفون أنه من خلال اختيار وحدات حسابية صديقة للإخفاء ، ودمج الأمان في التصميم ، وحتى تضمين مولد المخاطر ، فإن مسرع شبكة عصبية آمن يكون ممكنًا في سياق إنترنت الأشياء”.

في المستقبل ، يأمل الباحثون في تطبيق نهجهم على هجمات القنوات الجانبية الكهرومغناطيسية. يصعب الدفاع عن هذه الهجمات لأن المتسلل لا يحتاج إلى الجهاز المادي لجمع المعلومات المخفية.

تم تمويل هذا العمل من قبل شركة Analog Devices، Inc. وقدمت المساعدة في تصنيع الرقائق من خلال برنامج المكوك الجامعي التابع لشركة Taiwan Semiconductor Manufacturing Company.


Source link

مقالات ذات صلة

أضف تعليقاً

لن يتم نشر عنوان بريدك الإلكتروني.

Back to top button